eda-pcb

EDA PCB 技能

PCB 布局、元件放置和布线。

自动激活条件

满足以下情况时，此技能会激活：

• 用户要求“布局 PCB”“放置元件”或“布设走线”
• 用户正在处理 .kicad_pcb 文件
• 用户询问元件放置、布线、覆铜或过孔
• 项目已有原理图，但尚无 PCB 布局
• 用户提到 DFM、走线宽度或间距

上下文要求

需要：

• hardware/*.kicad_sch - 已完成且包含网络表的原理图
• docs/component-selections.md - 元件详情
• docs/design-constraints.json - 板尺寸、层数等
• datasheets/ - 用于获取放置和布线建议

生成：

• hardware/*.kicad_pcb - KiCad PCB 文件
• docs/pcb-status.md - 布局进度跟踪

工作流

1. 加载上下文

@docs/design-constraints.json
@docs/component-selections.md
@docs/schematic-status.md
@datasheets/ (for placement guidance)

1.5 布局前验证

开始布局前，请确认：

检查项	来源	缺失时的操作
原理图 ERC 检查无误	schematic-status.md	先完成原理图
已确定层数	design-constraints.json	参见 LAYER-COUNT-DECISION.md
已选择叠层	design-constraints.json	参见 STACKUP-DECISION.md
板尺寸	design-constraints.json	定义约束
关键接口	design-constraints.json	USB、SPI 速率等
热预算	design-constraints.json	确认功耗

提取关键约束：

{
  "board": {
    "layers": 4,
    "thickness": 1.6,
    "dimensions": {"width": 50, "height": 40}
  },
  "dfmTargets": {
    "manufacturer": "JLCPCB",
    "minTraceWidth": 0.15,
    "minClearance": 0.15,
    "impedanceControl": true
  },
  "interfaces": {
    "usb": true,
    "highSpeedSpi": false
  },
  "thermal": {
    "maxPowerDissipation": 2.5
  }
}

架构验证警告：

条件	警告
USB + 2 层板	无法实现 90Ω 阻抗
降压转换器 + 无接地层	可能出现 EMI 问题
WiFi/BLE + 2 层板	天线性能会下降
高速 SPI（>20MHz）+ 走线较长	存在信号完整性风险
无热设计方案 + 功耗 >1W	可能出现热问题

2. 初始化 PCB

1. 创建 PCB 文件或打开现有文件
2. 从原理图导入网络表
3. 按照约束设置板框
4. 配置叠层
5. 设置设计规则

3. 配置设计规则

设置适用于制造商的规则：

JLCPCB standard:
- Min trace width: 0.127mm (5mil)
- Min clearance: 0.127mm (5mil)
- Min via drill: 0.3mm
- Min via annular ring: 0.13mm

4. 放置元件

优先顺序：

1. 固定位置的项目 - 连接器（靠近板边）、安装孔
2. MCU/主 IC - 放置在中央
3. 晶体/振荡器 - 距离 MCU 5mm 以内
4. 电源元件 - 靠近输入端，并考虑散热
5. 去耦电容 - 紧邻 IC 电源引脚
6. 敏感模拟元件 - 远离噪声较大的数字元件
7. 其余元件 - 按功能分组

详细指南请参见 reference/PLACEMENT-STRATEGY.md。

5. 优先布设关键信号

优先级：

1. 电源输送（宽走线、覆铜）
2. 晶体/振荡器（走线短，并加以保护）
3. USB 差分对（90Ω 阻抗）
4. 高速信号（长度匹配）
5. 敏感模拟信号（远离数字信号）
6. 普通信号

走线宽度和间距指南请参见 reference/ROUTING-RULES.md。

6. 创建覆铜

• 在底层覆 GND（2 层板）
• 或在第 2 层覆 GND、第 3 层覆电源（4 层板）
• 焊盘采用热焊盘连接
• 添加缝合过孔以保持平面连续性

7. 布设其余信号

• 遵循原理图中的分组
• 尽量减少过孔
• 避免锐角（使用 45°）
• 控制走线长度

8. DRC 检查

• 运行设计规则检查
• 修复违规项
• 记录有意保留的例外

9. 目视检查

• 生成电路板图像
• 检查丝印可读性
• 确认元件方向标记
• 检查制造问题

10. 制造前审查

下单前验证清单：

类别	检查项	参考资料
DRC	0 个错误，0 个警告	DRC-VIOLATIONS-GUIDE.md
间距	符合制造商的最小要求	DFM-RULES.md
过孔尺寸	钻孔直径 ≥ 0.3mm（JLCPCB 标准）	DFM-RULES.md
环形圈	≥ 0.13mm（1oz 铜）	DFM-RULES.md
走线宽度	电源走线的宽度满足电流要求	ROUTING-RULES.md
USB 走线	90Ω 阻抗，长度匹配	HIGH-SPEED-ROUTING.md
丝印	不在焊盘上，清晰可读	目视检查
板框	封闭形状，间距适当	DFM-RULES.md

热设计验证：

• 功率元件设有热焊盘
• QFN/散热焊盘下方设有热过孔
• 散热区域连接到覆铜
• 没有热瓶颈（高电流路径上的走线过窄）

信号完整性验证：

• 高速信号下方有完整的地平面
• 回流路径未被分割打断
• 晶振区域设有保护，无走线穿过
• 遵守天线禁布区要求（如适用）

输出格式

pcb-status.md

# PCB Layout Status

Project: [name]
Updated: [date]

## Board Specifications
- Size: X × Y mm
- Layers: N
- Thickness: 1.6mm

## Progress
- [x] Board outline defined
- [x] Mounting holes placed
- [x] Critical components placed
- [x] All components placed
- [ ] Power routing complete
- [ ] Signal routing complete
- [ ] Copper pours added
- [ ] DRC clean

## Layer Usage
| Layer | Usage |
|-------|-------|
| F.Cu | Signals, components |
| B.Cu | GND pour, some signals |

## DRC Status
- Errors: X
- Warnings: Y
- Unrouted nets: Z

## Design Rules
- Trace width: 0.2mm (signals), 0.5mm (power)
- Clearance: 0.2mm
- Via: 0.3mm drill, 0.6mm pad

## Notes
- [Any special considerations]

## Next Steps
- [What remains to be done]

指南

• 始终查阅数据手册中的推荐布局
• 保持大电流路径短而宽
• 确保敏感信号下方的地平面完整
• 尽早考虑热管理
• 布局过程中经常运行 DRC

参考文档

文档	用途
reference/PLACEMENT-STRATEGY.md	元件布局指南
reference/ROUTING-RULES.md	走线宽度和布线规则
reference/EMI-CONSIDERATIONS.md	EMI/EMC 最佳实践
reference/DFM-RULES.md	可制造性设计规则
reference/DRC-VIOLATIONS-GUIDE.md	常见 DRC 错误及修复方法
reference/STACKUP-DECISION.md	层叠选择
reference/HIGH-SPEED-ROUTING.md	USB、SPI、I2C、天线布线

上游文档：

文档	提取内容
LAYER-COUNT-DECISION.md (eda-architect)	层数选择依据
THERMAL-BUDGET.md (eda-architect)	功耗限制
DECOUPLING-STRATEGY.md (eda-research)	电容值和布局
SCHEMATIC-REVIEW-CHECKLIST.md (eda-schematics)	布局前验证

后续步骤

PCB 布局完成后：

1. 运行 /eda-check 进行全面验证
2. 将 design-constraints.json 中的阶段更新为 "validation"