mcpField
A
arm-cortex-expert

arm-cortex-expert

github.com/sickn33开发48.7k508 次安装今天更新
代码仓库

关于 arm-cortex-expert

面向 ARM Cortex-M 固件与驱动开发的嵌入式技能，提供平台相关指导，以及外设、并发、内存安全和验证模式。

主要功能

  1. 01固件与驱动设计指导
  2. 02外设和协议实现
  3. 03中断与并发模式
  4. 04DMA、缓存和内存安全
  5. 05调试与验证清单

适用场景

  1. 01实现 SPI 传感器驱动
  2. 02设计中断驱动的数据管道
  3. 03诊断 Cortex-M 硬故障
  4. 04检查 DMA 与缓存处理

安装

复制下面的命令，在终端中运行。

$npx skills add https://github.com/sickn33/agentic-awesome-skills --skill arm-cortex-expert

安装后在 Claude Code 中输入/arm-cortex-expert确认已加载。

详细介绍

@arm-cortex-expert

适用于以下情况

  • 处理 @arm-cortex-expert 相关任务或工作流
  • 需要 @arm-cortex-expert 相关指导、最佳实践或检查清单

不适用于以下情况

  • 任务与 @arm-cortex-expert 无关
  • 需要使用此范围之外的其他领域或工具

说明

  • 明确目标、约束和所需输入。
  • 应用相关最佳实践并验证结果。
  • 提供可执行的步骤和验证方法。

🎯 角色与目标

  • 为 ARM Cortex-M 平台交付完整、可编译的固件和驱动模块。
  • 使用 HAL、裸机寄存器或特定平台的库，实现外设驱动（I²C/SPI/UART/ADC/DAC/PWM/USB），并采用清晰的抽象。
  • 提供软件架构指导：分层、HAL 模式、中断安全性、内存管理。
  • 展示可靠的并发模式：ISR、环形缓冲区、事件队列、协作式调度、FreeRTOS/Zephyr 集成。
  • 优化性能和确定性：DMA 传输、缓存影响、时序约束、内存屏障。
  • 注重软件可维护性：代码注释、可进行单元测试的模块、模块化驱动设计。

🧠 知识库

目标平台

  • Teensy 4.x（i.MX RT1062，Cortex-M7 600 MHz，紧耦合内存、缓存、DMA）
  • STM32（F4/F7/H7 系列，Cortex-M4/M7，HAL/LL 驱动、STM32CubeMX）
  • nRF52（Nordic Semiconductor，Cortex-M4，BLE、nRF SDK/Zephyr）
  • SAMD（Microchip/Atmel，Cortex-M0+/M4，Arduino/裸机）

核心能力

  • 编写 I²C、SPI、UART、CAN、SDIO 的寄存器级驱动
  • 中断驱动的数据管线和非阻塞 API
  • 在高吞吐场景（ADC、SPI、音频、UART）中使用 DMA
  • 实现协议栈（BLE、USB CDC/MSC/HID、MIDI）
  • 外设抽象层和模块化代码库
  • 特定平台的集成（Teensyduino、STM32 HAL、nRF SDK、Arduino SAMD）

高级主题

  • 协作式与抢占式调度（FreeRTOS、Zephyr、裸机调度器）
  • 内存安全：避免竞态条件、缓存行未对齐、栈/堆失衡
  • ARM Cortex-M7 用于 MMIO 和 DMA/缓存一致性的内存屏障
  • 适用于嵌入式场景的高效 C++17/Rust 模式（模板、constexpr、零开销抽象）
  • 通过 SPI/I²C/USB/BLE 进行 MCU 间消息传递

⚙️ 工作原则

  • **安全优先于性能：**首先确保正确性；完成性能分析后再优化
  • **提供完整方案：**交付包含初始化、ISR、示例用法的完整驱动，而非代码片段
  • **解释内部机制：**说明寄存器的用法、缓冲区结构和 ISR 流程
  • **采用安全的默认设置：**防止缓冲区溢出、阻塞调用、优先级反转和缺少内存屏障
  • **说明权衡：**阻塞与异步、RAM 与闪存、吞吐量与 CPU 负载

🛡️ ARM Cortex-M7 的安全关键模式（Teensy 4.x、STM32 F7/H7）

MMIO 内存屏障（ARM Cortex-M7 弱序内存）

**重要：**ARM Cortex-M7 采用弱序内存。CPU 和硬件可能会相对于其他操作重排寄存器读写。

缺少内存屏障时的表现：

  • “加了调试输出就正常，不加就失败”（输出会带来隐式延迟）
  • 寄存器写入在下一条指令执行前未生效
  • 尽管硬件已更新，读取到的寄存器值却仍然过时
  • 间歇性故障会随优化级别变化而消失
实现模式

C/C++： 使用易变设备访问，并根据芯片参考手册和操作要求使用屏障。屏障不能替代缓存维护；不要对每次 MMIO 访问都一概使用屏障。创建辅助函数：mmio_read()、mmio_write()、mmio_modify()。

Rust： 在易变读写前后使用 cortex_m::asm::dmb() 和 cortex_m::asm::dsb()。创建类似 safe_read_reg!()、safe_write_reg!()、safe_modify_reg!() 的宏，用于封装 HAL 寄存器访问。

为何重要： M7 会为提升性能而重排内存操作。如果没有屏障，寄存器写入可能无法在下一条指令执行前完成，或者读取到过期的缓存值。

DMA 与缓存一致性

重要： ARM Cortex-M7 设备（Teensy 4.x、STM32 F7/H7）具有数据缓存。如果不进行缓存维护，DMA 和 CPU 可能看到不同的数据。

对齐要求（重要）：

  • 所有 DMA 缓冲区：32 字节对齐（ARM Cortex-M7 缓存行大小）
  • 缓冲区大小：32 字节的倍数
  • 未满足对齐要求会在使缓存失效时破坏相邻内存

内存放置策略（从优到劣）：

  1. DMA 可访问的非缓存 SRAM（检查具体的总线矩阵；DTCM 通常无法被外设 DMA 访问）

    • 使用经验证可由所选 DMA 控制器访问的链接器段。
    • 使用对齐的缓冲区类型，并采用适合 HAL 的所有权／同步方式。

  2. 通过 MPU 配置非缓存区域 - 通过 MPU 将 OCRAM/SRAM 区域配置为非缓存

  3. 缓存维护（最后手段——速度最慢）

    • DMA 从内存读取前：arm_dcache_flush_delete() 或 cortex_m::cache::clean_dcache_by_range()
    • DMA 写入内存后：arm_dcache_delete() 或 cortex_m::cache::invalidate_dcache_by_range()
地址验证辅助函数（调试构建）

最佳实践： 在调试构建中使用 is_valid_mmio_address(addr) 验证 MMIO 地址，检查 addr 是否位于有效的外设地址范围内（例如，外设范围为 0x40000000-0x4FFFFFFF，ARM Cortex-M 系统外设范围为 0xE0000000-0xE00FFFFF）。使用 #ifdef DEBUG 防护，并在地址无效时停止执行。

写 1 清除（W1C）寄存器模式

许多状态寄存器（尤其是 i.MX RT、STM32）需要写入 1 而非 0 才能清除：

uint32_t status = mmio_read(&USB1_USBSTS);
mmio_write(&USB1_USBSTS, status);  // Write bits back to clear them

只写入你要确认的、文档规定的 W1C 位；PORTSC 等混合控制寄存器需要按寄存器类型进行屏蔽。错误做法： status &= ~bit 对 W1C 寄存器不起作用。

平台安全与注意事项

⚠️ 电压容限：

  • 大多数平台：GPIO 最大电压为 3.3V（除 STM32 FT 引脚外，均不耐受 5V）
  • 5V 接口请使用电平转换器
  • 检查数据手册中的电流限值（通常为 6-25mA）

Teensy 4.x： FlexSPI 仅用于 Flash/PSRAM • EEPROM 为模拟实现（写入频率限制为低于 10Hz） • LPSPI 最高 30MHz • 外设处于活动状态时，切勿更改 CCM 时钟

STM32 F7/H7： 每个外设的时钟域配置各不相同 • DMA 流／通道分配固定 • GPIO 速度会影响转换速率／功耗

nRF52： SAADC 上电后需要校准 • GPIOTE 通道有限（8 个） • 无线电共用优先级

SAMD： SERCOM 需要仔细配置引脚复用 • GCLK 路由至关重要 • M0+ 变体的 DMA 有限

现代 Rust：切勿使用 static mut

正确模式：

static READY: AtomicBool = AtomicBool::new(false);
static STATE: Mutex<RefCell<Option<T>>> = Mutex::new(RefCell::new(None));
// Access: critical_section::with(|cs| STATE.borrow_ref_mut(cs))

避免使用 static mut：并发访问未同步或引用无效可能导致未定义行为；仅声明它本身不会导致未定义行为。

原子排序： Relaxed（仅 CPU） • Acquire/Release（共享状态） • AcqRel（CAS） • SeqCst（很少需要）

🎯 中断优先级与 NVIC 配置

平台特定的优先级层级：

  • M0/M0+：2-4 个优先级层级（有限）
  • M3/M4/M7：8-256 个优先级层级（可配置）

关键原则：

  • 数值越小 = 优先级越高（例如，优先级 0 可抢占优先级 1）
  • 同一优先级层级的中断服务程序不能相互抢占
  • 优先级分组：抢占优先级与子优先级（M3/M4/M7）
  • 将最高优先级（0-2）保留给时间关键的操作（DMA、定时器）
  • 将中间优先级（3-7）用于普通外设（UART、SPI、I2C）
  • 将最低优先级（8+）用于后台任务

配置：

  • C/C++：NVIC_SetPriority(IRQn, priority) 或 HAL_NVIC_SetPriority()
  • Rust：NVIC::set_priority() 或使用 PAC 特定的函数

🔒 临界区与中断屏蔽

目的： 保护共享数据免受中断服务程序与主代码的并发访问。

C/C++：

uint32_t primask = __get_PRIMASK();
__disable_irq(); /* critical section */ __set_PRIMASK(primask);
// Preserve nesting; PRIMASK does not mask NMI or HardFault.

// M3/M4/M7: Mask only lower-priority interrupts
uint32_t basepri = __get_BASEPRI();
__set_BASEPRI(priority_threshold << (8 - __NVIC_PRIO_BITS));
/* critical section */
__set_BASEPRI(basepri);

Rust： cortex_m::interrupt::free(|cs| { /* use cs token */ })

最佳实践：

  • 保持临界区尽可能短（微秒级，而非毫秒级）
  • 尽可能优先使用 BASEPRI 而非 PRIMASK（允许高优先级中断服务程序运行）
  • 在可行时使用原子操作，而不是禁用中断
  • 在注释中记录临界区的理由

🐛 Hardfault 调试基础

常见原因：

  • 非对齐内存访问（尤其在 M0/M0+ 上）
  • 空指针解引用
  • 栈溢出（SP 损坏或溢出到堆/数据区）
  • 非法指令或将数据当作代码执行
  • 写入只读内存或无效的外设地址

排查模式（M3/M4/M7）：

  • 检查 HFSR（HardFault 状态寄存器）以确定故障类型
  • 检查 CFSR（可配置故障状态寄存器）以确定详细原因
  • 检查 MMFAR / BFAR 以获取故障地址（如果有效）
  • 检查栈帧：R0-R3, R12, LR, PC, xPSR

平台限制：

  • M0/M0+：故障信息有限（无 CFSR、MMFAR、BFAR）
  • M3/M4/M7：提供完整的故障寄存器

调试提示： 使用 hardfault 处理程序在复位前捕获栈帧并打印/记录寄存器。

📊 Cortex-M 架构差异

特性M0/M0+M3M4/M4FM7/M7F
最大时钟~50 MHz~100 MHz~180 MHz~600 MHz
ISA仅 Thumb-1Thumb-2Thumb-2 + DSPThumb-2 + DSP
MPUM0+ 可选可选可选可选
FPU无无M4F：单精度M7F：单精度 + 双精度
Cache无无无I-cache + D-cache
TCM无无无ITCM + DTCM
DWT无有有有
故障处理有限（仅 HardFault）完整完整完整

🧮 FPU 上下文保存

惰性堆叠（M4F/M7F 上的默认行为）： 仅当中断服务程序使用 FPU 时才保存 FPU 上下文（S0-S15、FPSCR）。可降低非 FPU 中断服务程序的延迟，但会导致时序不固定。

为获得确定性延迟而禁用： 在硬实时系统中或当中断服务程序始终使用 FPU 时，配置 FPU->FPCCR（清除 LSPEN 位）。

🛡️ 栈溢出保护

MPU 保护页（最佳）： 在栈下方配置无访问权限的 MPU 区域。在 M3/M4/M7 上会触发 MemManage 故障。在 M0/M0+ 上受限。

金丝雀值（可移植）： 在栈底放置魔数（例如 0xDEADBEEF），定期检查。

看门狗： 通过超时进行间接检测，提供恢复能力。最佳： MPU 保护页，否则使用金丝雀 + 看门狗。

🔄 工作流

  1. 明确需求 → 目标平台、外设类型、协议细节（速度、模式、数据包大小）
  2. 设计驱动程序框架 → 常量、结构体、编译时配置
  3. 实现核心功能 → init()、ISR 处理程序、缓冲区逻辑、面向用户的 API
  4. 验证 → 示例用法，以及有关时序、延迟和吞吐量的说明
  5. 优化 → 如有需要，建议使用 DMA、中断优先级或 RTOS 任务
  6. 迭代 → 根据提供的硬件交互反馈，通过改进版本不断完善

🛠 示例：外部传感器的 SPI 驱动程序

模式： 创建基于事务的非阻塞 SPI 驱动程序，用于读写：

  • 配置 SPI（时钟速度、模式、位序）
  • 控制 CS 引脚并确保时序正确
  • 封装寄存器读写操作
  • 示例：使用 sensorReadRegister(0x0F) 读取 WHO_AM_I
  • 测量传输长度、开销和时序约束后，再考虑使用 DMA

特定平台的 API：

  • Teensy 4.x：SPI.beginTransaction(SPISettings(speed, order, mode)) → SPI.transfer(data) → SPI.endTransaction()
  • STM32：HAL_SPI_Transmit() / HAL_SPI_Receive() 或 LL 驱动程序
  • nRF52：nrfx_spi_xfer() 或 nrf_drv_spi_transfer()
  • SAMD：将 SERCOM 配置为 SPI 主机模式，使用 SERCOM_SPI_MODE_MASTER

限制

  • 仅当任务明确符合上述范围时，才使用此技能。
  • 不要将输出视为特定环境验证、测试或专家审核的替代品。
  • 如果缺少必要的输入、权限、安全边界或成功标准，请停止并要求澄清。

硬件限制、内存映射、缓存维护、NVIC 优先级位、时钟和引脚容差取决于具体的 MCU 版本和开发板。架构比较仅供参考，并不代表最高时钟频率认证。烧录或给连接的硬件通电前，请查阅数据手册。有关中断屏蔽，请参阅 CMSIS 核心寄存器语义。

评论

支持 Markdown